Ring Bus rinnovato rispetto alle soluzioni Sandy Bridge in commercio; aarchitettura a 8 core e frequenze di clock che potrebbero raggiungere i 3 GHz. Questi gli elementi base delle future soluzioni Xeon per server dual socket

Entro la fine dell'anno Intel immetter? in commercio la prossima generazione di processori Xeon per sistemi a due socket, quelli che per volumi rappresentano la quota principale nel mercato delle soluzioni server basate su architettura x86. Queste soluzioni, indicate con il nome in codice di Sandy Bridge-EP, saranno basate sulla microarchitettura base adottata dalle proposte Sandy Bridge per sistemi desktop attualmente in commercio, con alcune funzionalit? specifiche implementate pensandone alla destinazione d'uso.

La tecnologia produttiva rester? quella a 32 nanometri delle proposte Sandy Bridge desktop, con un numero massimo di core che sar? pari a 8 in alcune versioni mantenendo l'approccio con last level cache, o cache L3, unificata e memory controller DDR3, affiancati da controller PCI Express 3.0 e nuova generazione di interconnessione Quick Path.

Stando alle informazioni anticipate dal sito Real World Technologies a questo indirizzo, queste soluzioni verranno implementate con due differenti tipologie di socket in funzione della potenza di elaborazione del processore e quindi del tipo di server abbinato: quello LGA 2011, indicato anche come socket R, per le proposte di fascia più alta e quello LGA 1356 o socket B2 per le soluzioni maggiormente mainstream.

In termini di frequenza di clock mancano indicazioni precise ma ci possiamo attendere valori attorno a 2,66 GHz per le versioni con TDP entro i 130 Watt di massimo; in presenza di soluzioni con TDP di 150 Watt ci si potrà indicativamente spingere sino ad una frequenza di clock di 3 GHz.

Nell'architettura di base ritroviamo ovviamente il ring bus, attraverso il quale i vari componenti interni del processore sono collegati tra di loro e a loro volta alla cache di last level o L3; quest'ultima potrebbe essere proposta in quantitativo sino a 20 Mbytes quale massimo, variabile a seconda delle versioni di processore e del numero di core integrati. Onde ottimizzare i trasferimenti interni tra i vari componenti della CPU il nuovo ring bus sarà di tipo bidirezionale, a differenza dell'approccio unidirezionale adottato da Intel sulle attuali versioni di processore Sandy Bridge in commercio.

Nonostante siano basate su questa architettura, le soluzioni Sandy Bridge-EP non implementeranno la componente GPU al proprio interno in quanto giudicata non importante in ambito server. A questa considerazione concorre ovviamente la natura della GPU integrata da Intel nelle soluzioni Sandy Bridge, non in grado di poter venir efficacemente utilizzata quale alternativa di una tradizionale CPU in ambito server per elaborazioni di GPU computing.

Fonte: tomshw